【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel 16

1 ：11/10/30 〜 最終レス ：11/11/11

FPGA、CPLDのスレです。
雑誌の付録にも付くようになり、その名を良く知られるようになりました。
20年も前からやっている超ベテランも、こないだから始めたビギナーも、
仲良く情報交換しましょう。
FPGAを使って300円液晶に絵を出したとか、昔ながらのゲームを作ったとか
ネギを振らせたとか、例の楽器を作ったとかの製作談もお待ちしてます。
その他、FPGA関係の話題なら、何〜んでもどうぞ。
雑談も歓迎です。ハメを外さない範囲でご自由にどうぞ。
さあ君も　レッツ F・P・G・A !!
Xilinx　http://japan.xilinx.com/
ALTERA　http://www.altera.co.jp/
Lattice http://www.latticesemi.co.jp/products/cpldspld/index.cfm?source=topnav
Actel　 http://www.actel.com/intl/japan/
■前スレ
【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel 15
http://kamome.2ch.net/test/read.cgi/denki/1309401427/

2 ：

2getしとくか

3 ：

博士「な、なんだこのロボたちは！！！」
　　　▽　　悪　▼
　　（　◎　皿　�凵j　　ガシャーン
　　（　　　　　　　　）　　　　　　
　／│　　死　　│＼　　　　　　　　　ガシャーン
＜　　＼＿＿__／　　＞
　　　　┃　　　┃
　　　　＝　　　＝
ブラック3ゲットロボだぜ！
オートで3ゲットしてくれるすごいやつだぜ！
　　　　　　＿＿__＿
　　　　 ／　　お　　＼
　　　／　 ⌒　　　⌒　＼　　　　　　　だっておｗｗｗｗｗ
　　（　（ ●）　　 （ ●） 　）　　
　　（　::::⌒（__人__）⌒::::　）　　　　　　
　／│　　　|r┬-|　　　│＼　　　　　　　　　だっておｗｗｗｗｗｗ
○　｜　　 　`ー'　 　　｜　　○
　　　＼　　　 　　 ／
　　　　｜　｜ω｜　｜
　　　　｜　｜　 ｜　｜
　　　　　○　　　　○

4 ：

いちおつ

5 ：

>>1おつ

6 ：

1乙
なんか一気にスピード落ちたな

7 ：

あんまここにはいないかもだけど、
FPGAの評価ってどういうことすればいいの？
ピン使用率の高いモジュールで動かしたりしたいけど、適当に加算器をつなげつづけるとかであり？

8 ：

SLICEやLEの構造を見て数珠繋ぎにしていけばいいんじゃね。

9 ：

コスト安いFPGAに置き換えるなら
とりあえず既存の回路そのまんま乗っけるよな

10 ：

まぁ、ほぼ間違いなくfitしないけどねｗ

11 ：

>>7
電源系の評価は重要よ。
複数の電圧それぞれの立ち上がりタイミングとか。
外部メモリを全部駆動したときの電源変動とか。
データシートに従ってるのに動作しないことも、ままある。
次の版でこっそり修正されてたりもする。

12 ：

>>7
ＦＰＧＡの評価、といっても何を評価したいかによってやり方は変わるんじゃないだろうか。

13 ：

>>11が書いてるから無駄な書き込みだったな。
ＦＰＧＡにも少し慣れてきたかなと思うけど、活用していく上での課題は数学力とかアルゴリズムの
理解とかだな。ＦＰＧＡで動画再生などはとても興味を引くテーマではあるけどメジャーな動画フォーマット
をアマチュアが組み込むことはできるのだろうか。アマチュアの間でも高性能マイコンやＦＰＧＡにＯＳを
載せる動きもあるみたいだけど、この目的ってＰＣ上で動作するエンコーダ／デコーダ・ソフトウェア
を流用したいって理由などもあるのかな。

14 ：

FPGAにOSとは壮大なテーマだな。

15 ：

Linuxはもう載ってたりするけどな

16 ：

ソフトウェアで実現可能なものはハードウェアでも実現可能、逆はダメ。

17 ：

ダメって事はないだろ？
ただ精度や時間を犠牲にするか、恐ろしく未来の話しになるかって程度ではないか

18 ：

>>15
実行時にコンフィグしながら動くんだね。

19 ：

>>16
ソフトでも規模デカいのはハード化無理だろう
結局コード化して誤魔化すだけでしょ

20 ：

>>16
> ソフトウェアで実現可能なものはハードウェアでも実現可能
じゃあ、ちょっとgcc(gccで生成されたソフトの実行バイナリではなく、
コンパイラとしてのgcc)をハードウェアで実装してみてちょ。

21 ：

Altera Cyclone IIIを使ったVerilog初心者講習会を１２月１１日（日）
にやります。Verilogの初心者の方で興味のある方はぜひ
ご参加ください。
http://atnd.org/events/21474

22 ：

>>17を書いておきながらだけど
全てをソフト・ハードと分けるからID:aqYTGBffは変なだけ
実際には適材適所、効率、コスト等諸条件で決めるもの
ID:aqYTGBffをあんまり苛めるなよ、ネタの投下大変なんだからｗ
ハードウェアエンコードのような技術が私は好きだ
ハードもソフトも良いとこどりって素敵じゃないか？

23 ：

>>20
それより、FPGAでISE、クォ実現の方が良いんじゃないか
激速ハードISE、クォ！

24 ：

MMUがあるかないかがLinuxかuClinuxかに分かれるのか。

25 ：

>>23
7series以降専用エンジンがどの程度かだね
PlanAheadでISEでは無いようだけど

26 ：

>>24
uClinuxは糞。触るべからず。

27 ：

ソフトウェアは、それを実行するハードウェアの上で実現される。
従って「ソフトで実現する?」「ハードで実現する?」はヘンな議論。

28 ：

ＦＰＧＡと映像関連で調べものをしてたら「超解像技術」ってのを見つけた。またノートパソコンを
調べてたらこの超解像技術とやらを搭載した機種をひとつだけ見つけた。この技術の普及の度合いは
実際にどれくらい？またもともと解像度の低い映像を拡大表示してほんとに高解像感がでるのかな？

29 ：

>>16
無限ループは？

30 ：

>>29
無限ループをどのように利用しているかで考えるんじゃない。

31 ：

>>27
そう言ってしまうとFPGAなんて所詮全部ソフトなんだけどねｗ

32 ：

>>28
全角…はともかく、そんないいもんなわけないw

33 ：

>>29
シミュレータとしての無限ループって意味？
センシビティリストが変化し続ける限り実行されるので
always文はそれ自体で無限ループとも考えられるんだが。

34 ：

ソフトウェアで実現可能なものはハードウェアでも実現可能
逆　　　ハードウェアで実現可能なものはソフトウェアで実現可能
裏　　　ソフトウェアで実現不可能なものはハードウェアでも実現不可能
対偶　 ハードウェアで実現不可能なものはソフトウェアでも実現不可能

35 ：

de?

36 ：

>>35だけ理解できてないので書いてみた

37 ：

>>28
30年ぐらい前の天文雑誌を見ろ。もう既に特許切れてる頃じゃないかな。
要するにアンシャープマスクの成れの果て。
銀塩時代の現像液の「疲れ」をシミュレーションする。行列演算の隣接要素
の積和演算だから、DSPとかGPUで高速に計算できるように成っただけ。

38 ：

>>31
FPGAはロジック回路間配線接続設計とそのインプリメント作業を
一部機械化して、ソフトウェア開発手法の利便性を取り入れた。
なので、開発過程はソフトウェア開発的だが、目的をどう実現しているかは、
ハードウェアとしてのワイアードロジックそのもの。

39 ：

今やプログラム＝ソフトウェアとして扱われているけど
ソフトウェアの概念はハードウェアを動かすための順序や手順、約束事だからね。
だからFPGAのチップはハードウェアでその中で動作するモノはソフトウェアとも言える。
例え動作がハードウェアと同等の動作をしたとしても。
元々FPGAやCPLDは中間的な存在なんだから、立場によってどちらとも取れるんだけどね。
設計者から見るとハードウェアで、管理者から見るとソフトウェアだと思ってる。

40 ：

>>38
ルックアップテーブルなんてワイヤードじゃなくてソフトだろうｗ

41 ：

はいはい、ソフトソフト

42 ：

uClinux組み込んだ後、そのOS上でどんなことしてる？
OS組み込むところまではいろんなサイトや書籍で紹介されてるけど、それから先に
何ができるのか、事例をあまり見ないので。

43 ：

試験ボードで無線ルータにした事がある
コストの問題で製品にはならなかった
アップデートや投入後フォローを強化出来ても会社とし嬉しくない
技術的には特定業種は利用するんじゃない？どこの何かはしらん

44 ：

>>42
uClinuxは触ってはいけない。

45 ：

手段が目的。たとえ実用性がなくてもネタとして書籍化すればバカが買う。
あと会社や個人が組込やってますとアピールしたりとか。

46 ：

FPGAに全部入れる、それがロマン。

47 ：

FPGAの接続情報は、RAM保持なので、電源とかに強烈なノイズが乗ると、
内容が書き換わってしまわないのでしょうか?

48 ：

ノイズかけるとIOが馬鹿になることはよくある。論理が変わったのを確認したことはないけど、
宇宙線で変わる可能性が・・・とかいわれているので、
不安ならアンチヒューズにするかCRCチェック機能をつかっとけ。
どちらにせよ。馬鹿になった時に重大な影響を及ぼさないような使い方をしないこと。

49 ：

>>47
ありえないとは言えない。
もっとも、それを言い出すとワンチップマイコンのRAMが書き換わる可能性は・・
とかいうことになってきちゃうけどね。
ある特定のパターンでアクセスしたときだけSRAMの中身が変わってしまうっ
ていうトラブルに出会ったことはある。
あるメーカの特定の型番のRAMだけで現象が出るという、面白い現象だった。

50 ：

1chipマイコンに限らず、intel CPUだって…
SGI Onyxに使われたR10000とか、IBMのメインフレームはCPUのレジスタ
とかアキュムレータ、乗算器なんかにもECC入ってるんじゃなかったけ?
R10000は代わりにキャッシュメモリのリフレッシュ回路を忘れてた、という噂を
聞いたけどw

51 ：

>>48
宇宙線で変わるのはダイナミックに電荷を保持してるとこでしょ
スタティックなとこは書き換わらない筈。

52 ：

SRAMの方がDRAMより圧倒的に宇宙線に弱いんだぜ

53 ：

>>47
グランド弱くて再コンフィグ繰り返したことならある。

54 ：

>>51
それはないわ。

55 ：

接続情報はエラー訂正機能でバックアップされてるんじゃなかったっけ？

56 ：

http://www.altera.co.jp/devices/fpga/stratix-fpgas/about/single-event-upset/stx-single-event-upset.html

57 ：

ＳＯＰＣにいくつかイーサーネット・コントローラがあるのが気になってて、ＬＡＮ９１Ｃ１１１を
少し調べてみた。リアルテックの８０１９チップ相当の機能がＩＰで提供されててパルストランスと
マックアドレスのＥＥＰＲＯＭだけ外付けすればサイクロンＩＶＥの１チップでネットワーク機器が
作れるのかな、と期待してたけど、外付けのコントローラとアバロン・バスをつなぐただのインターフェイス・
コントローラみたいで残念だ。

58 ：

そりゃあphyは必要だろうよ

59 ：

ＬＳＩをつくるためのＦＰＧＡでＰＨＹは外付けが「当たり前」的な発想が信じられないな。
トランスを内蔵しろ、というわけでもないし。

60 ：

そういう需要が増えればPHY内蔵のものもできるんじゃないかな。

61 ：

何でないのか考えられないの？

62 ：

全角にそんなこと考え付く脳みそはない

63 ：

ＰＨＹよりＦＰＧＡにＦＰアナログ回路を内蔵だよな

64 ：

このスレで行うのが適切かわからないのですが、質問させてください。
現在、Virtex4とPowerPCを搭載したボードで、PHY0からの入力をPHY1に出力するボードを作りたいと思っています。
以前、WindowsXPにおいてXPS9.2の上でxps_ethernetliteの1.00.aを利用した際は、IPコアを読み込んでConfigureするだけでリンクアップしました。
そのため、XPS内でXEmacLite_RecvFrameとXEmacLite_SendFrameを利用することができました。
ところが、最近になってWindows7＋XPS13.3の環境でxps_ethernetlite4.00.aを利用したところ、リンクの際に見られるLEDの点灯すらしなくなりました。
初期化が問題だと思い、SDKにエクスポートしてhelloworldのサンプルを作り、その中でXEmacLite_initializeを実行したのですが、それでも変化はありませんでした。
リンクアップのためにはどこを修正すれば良いのでしょうか？
ご教授いただければ幸いです。

65 ：

>>63
ADC、DACと50MHzくらいの発振器がほしい。

66 ：

>>64
内容的にはこのスレが適切と思うし、そのツール類を現場で使ってるところもあるのだろうけど、残念ながら
そういう第一線のエンジニアがこのスレにいるとは思えない。マニアックな宇宙線ネタにはレスがあっても
前スレ終盤、アルテラのバスに関する実践的話題で首をひねりたくなる内容のレスに対しても何の指摘も
なかったしね。
しかしネットワーク・コントローラのドライバからｈｔｔｐプロトコルまで自分でコーディングできるような
基礎知識があっても環境が違えばなんの助言もできないってのもなんかおかしな業界だね。

67 ：

実践的・・・？

68 ：

自己紹介乙

69 ：

>>68

70 ：

>>66
全角さん乙です

71 ：

>>64
背景が緑色の掲示板で聞くと、教えてくれると思うよ。

72 ：

>>66
え、レス欲しかったの？
てっきり日記代わりに独り言呟きたいだけなのかと。

73 ：

>>72
いや、いい。その様子じゃあまり分かってなさそうな感じだし。プロどうしなら特に「ちょっとそこは」
って内容には自然に意見したくなると思うんだけどなにもなかったし。
別に内容が間違っててもスレ的にかまわないけど、偉そうな感じでいいかんげんなこと言われるとね、
ってのがあるので。

74 ：

>>72
「プロどうし」ではないと判断してれば、基本スルーでしょ。

75 ：

自分の価値観だけで判断されてもなぁ。
オレは面倒くさがりなので長文レスになるようであればスルーするよ。
ID真っ赤にしてチャット状態なんか絶対イヤ。
全角は説明しても納得させるまで長文・ID赤になりそうで大変だからスルー。

76 ：

＞自分の価値観だけで判断されてもなぁ。
あぁ、73に対してね。

77 ：

和紙は趣味FPGAだけど、プロがこんなところで仕事上の問題に関することを
聞くとは思えないが。そんなことは社内でするんじゃないか
で聞くにしても、A,Xの公式フォーラムあたりじゃないのか？　
2chで技術的なことを聞くって奴のほとんどは趣味FPGA人か学生だろ
>>64は恐らく研究室のボードでFPGAしている学生なんだろな。
趣味でVirtex4とPowerPCを搭載したボードなんてのを使っている奴
なんていないだろうし。

78 ：

聞くだけでなく、レスするような無駄なことをするとも思えないんだけど、えらそうなのが多いのは
まあ確かだな。

79 ：

オレ一応プロなんだけど、64の質問の分野はちんぷんかんぷんだよｗ

80 ：

あまりにもレベルが低すぎるからな

81 ：

レベルの低いプロ(自称)？

82 ：

あまりにもレベルの低いプロがたくさんの日本電子産業界...
レベル低すぎるからドカタって呼ばれるんだろうな

83 ：

おまえ、ドカタをディスってんじゃねーぞ！

84 ：

ドカタ　=　奴隷

85 ：

工事現場で叫んでみろよ
このチキンが！

86 ：

電子系ドカタは奴隷
つまり使い捨ての開発設計用生体機械って思われてるんじゃないのかな

87 ：

>>86
でも、きれいな心を持っている。

88 ：

ソフト系土方も同じく奴隷だけど、心は荒んでるね。電子の方は確かに綺麗な気がする。FPGAとは関係ないと思う

89 ：

ドカタのにいちゃんは、意外と優しいやつが多い。
仕事がつらいからか、上下関係の厳しさからか？
それに引き換え、おまいらときたら・・・

90 ：

>>88
逆じゃね？

91 ：

超素人だけど初めてDigiKeyでこわごわ発注して、ミネソタ州からわずか三日でDE0が届いた。
UPS航空宅配の激速に絶句。ぎりぎり\一万強のFPGA学習ボードで送料無料のお得感はハンパない
つーか小林優氏の入門書で先にVerilog予習するつもりが、これじゃ予定くるうw

92 ：

おれ一応プロなんだけど小林優氏の入門書で勉強中だよ

93 ：

ＦＰＧＡの開発ツール、みんなＰＣ上のどのドライブにインストールして使ってるのかな？
ツール類のプログラム容量って馬鹿でかくてＣドライブの空容量不足でパフォーマンスが落ちる。
アルテラのツールはＣドライブ以外にインストールしてもちゃんと使えるみたいだね。

94 ：

コントロールパネルから見るとQuartusIIとModelSimがテラバイト単位で食ってる表示になってるんだがｗ

95 ：

ModelSim-Altera 　　 2.71 TB
Nios2 EDS 1.40 TB
Quartus2 755 GB
Quartus2 programmer.. 723 GB
Altera DSP... 185 GB
自分のはこんな感じになってるな

96 ：

全角は知恵遅れの低学歴ニートなんだろうな

97 ：

質問させてください。
まだ始めたばかりの初心者なものです。
xilinxのXC9500シリーズでいろいろと遊んでるのですが、
省電力モードで動かす方法ってどうやるのでしょうか？

98 ：

http://japan.xilinx.com/support/answers/2717.htm
>XC9500 ファミリで、容易に消費電力を低減させる方法は、
>マクロセルを省電力モードで動作するよう設定することですが、
> これは伝播遅延を増加させます。

99 ：

>>97
Fitting のプロパティに Macrocell Power Setting ってのがある。

100read 1read

1read 100read

TOP カテ一覧 スレ一覧