【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel 17

1 ：2012/04/18 〜 最終レス ：2012/10/23

FPGA、CPLDのスレです。
雑誌の付録にも付くようになり、その名を良く知られるようになりました。
20年も前からやっている超ベテランも、こないだから始めたビギナーも、
仲良く情報交換しましょう。
FPGAを使って300円液晶に絵を出したとか、昔ながらのゲームを作ったとか
ネギを振らせたとか、例の楽器を作ったとかの製作談もお待ちしてます。
その他、FPGA関係の話題なら、何〜んでもどうぞ。
雑談も歓迎です。ハメを外さない範囲でご自由にどうぞ。
さあ君も　レッツ F・P・G・A !!
Xilinx　http://japan.xilinx.com/
ALTERA　http://www.altera.co.jp/
Lattice http://www.latticesemi.co.jp/products/cpldspld/index.cfm?source=topnav
Actel　 http://www.actel.com/intl/japan/

■前スレ
【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel 16
http://uni.2ch.net/test/read.cgi/denki/1319916945/

2 ：

1お疲れさま

3 ：

143 名前：774ワット発電中さん ：2012/04/18(水) 04:48:36.91 ID:3kjlPx7k
ARMﾕｰｻﾞってさ、
PICやAVRとかバカにしちゃうもんなの？
オイラ最先端高機能CPU使ってるし
低機能使う奴らとレベル違うしｳﾋｬｯ！
ここのスレ見てるとそんなオランウータンを垣間見るんだけどさ

4 ：

他所のスレ荒らすなよ

5 ：

ID:IHTtQxZe

6 ：

何度やっても、電源容量の見積りは難しいね。
怖くて怖くて、ついつい大き目になる。

7 ：

ゎをんら．．，ｊａKMn. らな

8 ：

FPGAを勉強しようとしています。
一度も触ったことがない初心者ですが、何かいい書籍、サイトはありますでしょうか。
まずはインストールから小さな回路でのシミュレーションの仕方くらいまでがあれば、
と思うのですが。
色々調べていたらverilog HDLよりsystem verilogの方が表記が簡単で使いやすいということはわかったのですが、
専門的すぎて情報がほとんどなく、あったとしても数年前のもので操作方法が結構変わったりでほどんど探せませんでした。
以下、調べたものですが、古いのでシミュレーションまでいけませんでした。
ttp://monoist.atmarkit.co.jp/mn/kw/fpga_basic.html
ttp://d.hatena.ne.jp/ymlab/20100101

9 ：

>>8
http://www.altera.co.jp/education/training/online/tra-online.html

10 ：

最初からsystemverilog行くんじゃなくて情報が豊富なverilog HDLをかじった後にやったほうがいいと思うんだけどなぁ

11 ：

VHDL...

12 ：

VHDLはｵﾜｺﾝ

13 ：

FPGAの主流はVHDLだよな。それも圧倒的に

14 ：

そうなの？
個人的には文法が厳格で好きだったのだが、仕事では滅多に
VHDLって言われないね。
FPGAでももう長くやってないな。
Verilogに慣れちまうと、VHDLが一寸煩わしく思える。

15 ：

emacs使ってるとvhdl-modeのほうが楽だったりする
使いたくないけどviならverilogのほうが楽だ

16 ：

厳格だけど煩雑すぎて嫌われてるのがVHDL
ちょっとテキトーっぽい所があるのがVerilog
日本だとVerilogが人気、って感じだったけど、海外だと2プロセス法とか、
VHDLはこう書けみたいなパターンができつつある。
どっちかだけにしか対応してないツールもあったりするから、基本だけでいいから
両方ともおさえといたほうがベター。>>8 の人は、どっちからでもいいと思うけど。
シミュレータが手頃そうなの、とかいう選択でもいいかな。

17 ：

そういや、今時はフリーのSim環境が結構あるから家で遊ぶとかも
出来るんだよね。
フリーじゃなくても、二、三万出せば十分仕事に使えるシミュレータが
入手できるんだから世の中変わったよな。

18 ：

シミュレータもだけど評価ボードになるものが安く手に入るようになったよな
JTAGケーブル持って無くてもとりあえず困らんのも多くなったし
Alteraなら
http://www.terasic.com.tw/cgi-bin/page/archive.pl?No=593
http://optimize.ath.cx/cusb_fx2/
http://optimize.ath.cx/max2/
Xilinxなら
http://akizukidenshi.com/catalog/g/gM-05113/
・・・ステマじゃないよｗ

19 ：

>>18を買って何をしている・何をしようとしている?
LEDチカチカするために買っているのか

20 ：

LEDチカチカなんて初心者。
普通は、ストップウォッチか時計、ピンボールゲームかな。

21 ：

>>20
フルカラーLEDの8ｘ8ｘ8キューブのグラデーション出来るの？

22 ：

CPLDを使おうとしています。
spartanII/IIIは、以前使ったことがありますが、CPLDは初めてです。
以前FPGAにしたのは、内部メモリが多く必要だったからです。
今回は、簡単な回路なのと、IOの数が500近くあるので、チェーンで複数個
使わないといけないこともあって、外部メモリのないCPLDを使おうと思いました。
以前チェーンでFPGA使ったら、コンフィグメモリに苦しんだんです。
MAXIIかcoolRunnnerで、1万円以下くらいで手に入る評価ボードはないでしょうか？
alteraのも、xilinxのも、純正の開発キットはすでに入手が難しいようなのです。
少し前は雑誌の付録やマルツで、普通に買えたのに。
連休前にHDLまで手をつけたいので、できれば国内の通販がいいです。
degi-keyも使ってますが、今頼んでも連休前がいいところみたいだし。

23 ：

3つ前のレスで、カメレオンさんで出てることを発見しました。すみません。
あそこのez-usbキットやロジアナキット使ってるのに、気がつきませんでした。

24 ：

coolrunnerのキットもご存知でしたら、よろしくお願いします。
ISEはなんとかなるのですが、今からquartusII覚えるのも辛そう。

25 ：

>>9-16
ご意見ありがとうございます。
まずはアルテラのトレーニングを見ようと思います。
system verilogはネット検索してもあんまり出てこなかったんで、
やはりまだメジャーではないんですね。
verilogHDLから始めてみたいと思います。
ちなみに書籍でオススメなどありますでしょうか

26 ：

>>25
オンライン・トレーニング> Quartus II による SystemVerilog のサポート
http://www.altera.co.jp/education/training/online/ol_q2_system_verilog.html

27 ：

入門verilog HDL記述

28 ：

>>25
VHDLじゃないのか

29 ：

verilog の begin/end って、対応する相手を探すっていう機能を
持ったエディタはあるのか？
（）や { } の対応先に飛ぶと言うエディタはあるが。

30 ：

秀丸マクロでbeginとendの個数をカウントアップ&ダウンして
該当箇所に飛ぶようなルーチンを組んでみるとか。できるかどうか不明(無責任でスマソ)

31 ：

自分では確認していないけれど、Notepad++ はverilogにも対応しているらしいよ。
http://ja.wikipedia.org/wiki/Notepad%2B%2B

32 ：

VHDL使ってるけど、
エディタにそんなに機能欲しいかね。
recordのメンバがC++のエディタ並みに補完できればうれしいけど、
さすがにそれは期待できないし。
強調表示ぐらいあれば十分かなと。

33 ：

ソフトと違ってハードだとネストは深く書かないですしね。

34 ：

FPGAメーカーのIDEのエディタって使わないで、俺好きエディタ派が多いのか?
>>30
技術者なら、必要と思うのはエディタのマクロを使って実現しようとしないとな
それすらしないないようじゃ、ゆとり・ドカタだよな。日本に技術者少なくなったからな

35 ：

QuartusIIは補完してくれるようになったね、いつからだろ

36 ：

>>33
どちらもソフトだよ
ネストが深くても浅くても、ちゃんとインデントしていれば、
begin end の不整合はスグにわかるよ。
always @ (・・・・) begin
　　if( ・・・・ ) begin
　　end else if(・・・・) begin
　　end
end
という具合に、begoは条件()の行末に書けばね

37 ：

begoってなんだよｗｗｗｗｗ
日本語おかしいなこいつ

38 ：

Xiから新ツールの案内キタが、なんて読むんだ？
びばど？

39 ：

ベゴ

40 ：

ペコッ

41 ：

パコッ

42 ：

>>38
かっこよくバイベイドュ　デサイン　スイートか
SystemVerilogはサポートする気ないがSystemCはサポートするのか
XiユーザーC++勉強しないと駄目だな

43 ：

はぁ？
オブジェクト指向じゃないし、記述が極端に制限されるし、
ろくに合成できないし、システムＣとかだめだろ。

44 ：

>>43
どこのツールを使っているんだ？

45 ：

ISE12.4でSpartan3でblockRAMをsimple Dual-port RAM で使って
dinA に 0x80のビットが常に 1のデータを入れると enaB を寝ゲートしても
doutB から 0x80が漏れてるような感じなんだがそんな感じですか？
いや、よっぱらっているので無視してください。
＃論理圧縮されてRAMを通ってないのか・・・。

46 ：

教えてください。
電源on→FPGAcore→AUX→VccIO→reset信号発行→通常運転
という順序でFPGAを起動したいです。

47 ：

したらいいじゃないですか？

48 ：

したらいいですね

49 ：

質問者は、途中で寝てしまったのか？

50 ：

そうですか。>>46
次の患者さーん

51 ：

どうすれば実現できますか

52 ：

制御するFPGAを作る

53 ：

FPGAcoreって何を意味しているのだろう。
普通にFPGAと考えていいのかな。
最初に電源が入るのがFPGAならその後の電源の制御など、
いかようにも可能で、「そう作れば？」って回答になるのも仕方ないよなぁ。
四則演算知らない人から、
中学の数学の問題を質問してきても返答に困るのと同じ。
FPGAの基本的な使い方、電源周りの回路の勉強あたりから、
順に始めるしかないとおもうよ。

54 ：

>>53
FPGA使ったことあるの？
普通に考えりゃコア電源のことだろ。

55 ：

>>54
>FPGA使ったことあるの？
ワロタよ。そう思うよな
>>53はAUX、VccIOは何用電源って思ってるんだろ

56 ：

>>52
CPLDで勘弁してやろうよ

57 ：

タイトルの4社は性能順なの？

58 ：

売り上げ順なんじゃね？

59 ：

そうなんだ
皆さんのｵﾇﾇﾒは？

60 ：

XかA。どっちでもいいんじゃない？

61 ：

>>46
最近のデバイスは電源投入順序は気にしなくても大丈夫みたいだけど
DC-DCとか使っているならENABLE入力のあるもの使えば良い。

62 ：

GWの暇つぶし用として秋月に行って↓のCPLDを買おうと思ったら売り切れだったorz
http://akizukidenshi.com/catalog/g/gI-05564/
店の人に「売れてるんですか?」と聞いたら「結構出てますよ」との事。
いったいどこの国の誰がこんなものを売り切れになるまで買うんだよ・・・(´・ω・｀)

63 ：

>62 木曜に秋葉行った時には既に売り切れてたな。
昨日八潮に行ったけどそっちは奥にはまだあった(表には出てない)。
9572も八潮だとひっそりと置いてあったりする。

64 ：

>>63 情報ｻﾝｸｽ。今日行ったのは八潮です。
奥も見てもらったけど無かった、という事はやっぱり売れてるのか・・・
表だと変換基板がある棚の裏の棚にあるらしいんだけど当然ながらそっちも無し。
予定では連休明けには入荷らしい。

65 ：

9572とか9536程度でも使い道色々あるし。
っていうかcoolrunner2だと小規模でも3.3V単一じゃなくて2電源になるから使いづらいよ…orz

66 ：

４つ以外のFPGAベンダーも入れてやれよ。
ここなんて結構有名のはずなのだが。
http://www.achronix.com/

67 ：

Xilinx用ライターの安価なものとして、JTAG HS1 が出ているけれど、XC95はサポート外だったな。
消費電力も大きいし積極的には選ばないかも。

68 ：

>>62
自分はノコノコ買いに行っといて「誰がこんなもん買うんだ」なんて
言うのは馬鹿の極みだと思うぞ。自分だけは特別だとでも思ってんの？
お前みたいなのが大勢いるからその商品を扱う事が商売になるんでしょ。

69 ：

お約束に全力でツッコミを入れるのは様式美だな

70 ：

お約束とか、もうそういうつまんない事流行ってないから

71 ：

未だにCPLDとFPGAの違いがわからないんだ
回路情報が揮発不揮発ってのは本質的な部分じゃないんだろうし
CPLDのデッカイのがFPGAってくらいの認識しかない
誰か教えて

72 ：

CPLD　ロジックデバイス
FPGA　ゲートアレイ
なんか大きく違うな

73 ：

AlteraのあれはFPGA。
XilinxのはCPLD。
かな？

74 ：

大きさと、不揮発かの違い、あと価格

75 ：

結局違いは無くて、CPLDをデカくしたのがFPGAっていう当初の認識のままでええんか？

76 ：

>>75
最近は各社そんな感じ。
ちょっと前まではマクロセル構造なのがCPLDで
LUT構造なのがFPGAのはずだったんだが…。

77 ：

こまけーことは気にすんな

78 ：

>>76
CISC/RISCみたいに、だんだん境界があいまいになってきて
今やそんな違いナンセンスだよって感じか　ｻﾝｸｽ

79 ：

元々は、16V8とかのSPLDを沢山載せた発展系って意味でCPLD(複合型PL(ry
なんて昔話は出来るけど、今は>>75でヨクネ…

80 ：

君もFPGAますたぁ（神）になって本を書こうね

81 ：

LatticeのMachXOなんかは、FPGAとCPLDの両方に分類されてる
規模・中身はFPGAだけど、不揮発だからCPLDという主張？

82 ：

Spartan-3ANのこともたまには思い出してあげてください。

83 ：

そんなんあったっけ？

84 ：

コンフィグROM内蔵で、良かったよね

85 ：

>81
MACH-XO2では完全にFPGAと化してるな。
PLL、RAM内蔵で、どこにFPGAと差があるのかと。
>82
3ANはかなり特殊だったなぁ。
PROMチップを物理的に上に乗っけてるんだもの。
使い易かったけど。

86 ：

3.3V単一電源で、configROM内蔵、
そう、まるでPICのようなFPGA
出ないかな　→　Xilinxぅ

87 ：

>>81
LatticeだからCPLDなんだと思うw
Machは元AMDの系列だけどCPLDだった訳だしww

88 ：

>>86
単一電源じゃないけど、それこそ Spartan3AN じゃダメなの？
なら、XC72xxXL でガマン。

89 ：

Spa3ANはパッケージのバリエーションが全然無くって使いにくいんだよね
もったいない

90 ：

DIP が欲しいってかぁ？
BGA とかいらないよね。

91 ：

DIPなんていらないけど、
ぱっと使えるのがQFP-144だけX3S50ANだけってのがね。
後続が出てくる気配もないし、もうLattice XO2やXP2に浮気するんだ…。
>86
XO2なら単一電源で使える。

92 ：

秋月で売ってるSpartan6評価ボードは
このスレ的にどうなの

93 ：

それを扱えるようなスキルのある奴がスレにはいないじゃない
このスレ連中にはその秋月Spartan6自体が猫に小判じゃないかな
そのFPGAマイコンを使いこなせるだけのソフトの能力あるHDLドカタ、
このスレにいるとは思えない

94 ：

質問があります。教えてください。
FPGAの起動とリセットについてです。
FPGAの起動には、
1) FPGAのコア電圧
2) FPGAのAUX電圧
3) FPGAのVccIO電圧
4) Config Done
5) FPGA RESET 信号(FPGAの通常I/Oポートから入力)
6) 運転
という6つの要素があると思います。
この投入順序というか、確立順序も、上記の番号の順になる必要があると考えていますが、
この考えは正しいでしょうか?
するとここでまた疑問が出てきます。
もしRESET ICが減電圧を検知したときのRESETは、どの番号から行うべきでしょうか。
1)から始めるとなると、電源を断させなければなりません。
つまりDC/DCコンバータを一旦OFFしないといけません。
こういうものなのでしょうか?
4)〜ではまずいのでしょうか?

95 ：

>>94
正確に言うと、3と4の間にコンフィグ開始用の信号朝ーとがあって、それをアサートしてやれば
コンフィグし直せる。電源断は不要。
Stratixだと、nConfigっていう信号だけど、他のはわからん。でも対応するものが必ずあるはず。

96 ：

>>95
ありがとうございます。
確かにありますね、configを開始させる信号。
書き込んでから考えていたのですが、
RESETが働く時は、Vcc3.3Vが、
a) Vthを少し(例えば2.8V)切って、スグに復帰する場合と
b) 0Vまで落ちるような大きくダウンしたとき
があると思います。
もし、a) ならnConfigをアサートするだで良いですが、
b)なら、電源が確立した後にnConfigがHに戻る必要があると思います。
電源断の深さが、a)かb)かを判定する回路が必要になると思いますが、
その点は、どのようにすべきなのでしょうか。
毎回b)を実行れば良いとは思いますが「正しいやり方」が知りたいです。

97 ：

そもそも瞬低しないのが正しいやり方。

98 ：

>>97
ありがとうございます。
すると、
電源on/offのときを考慮すればよくて、
通常運転時の瞬低(瞬間低下)は考えなくて良い、
ということでしょうか。
でも、何某かのノイズが電源に乗って、RESET ICが検出してしまうということは
実際に起こりえると思いますが、どうなのでしょうか?

99 ：

それは、電源周りの設計とかノイズ耐性とかの話でしょ？
システム設計する人が考えないと。
そもそも、動作中にリセットかかっても大丈夫なの？
コンフィグは秒単位で時間かかるよ。

100read 1read

1read 100read
TOP カテ一覧 スレ一覧 2ch元 削除依頼 ▲

スイッO電源　5台目 (426)
TTL CPU 唯様　コーナー (342)
スイッO電源　5台目 (426)
LEDで高コスト、薄暗証明 (465)
【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel 17 (563)
電波時計-JJYについてあれこれ語るスレ (281)
--log9.info------------------
【芋】90sエモを懐かしむ【ポテト】 (276)
S K R E W D R I V E R ２ (673)
GREEN DAYをやたらと熱く語るスレ (261)
Center Japan Rockers ! ! (659)
ＬＡＳＴ　ＴＡＲＧＥＴ (626)
□□メロディックなハードコア□□ (904)
新潟シーン今昔　pt2 (416)
酒井法子はパンク (260)
CRASSについて語ろう！ (576)
パンクスがカラオケで歌う曲 (245)
ｱﾅｰｷｰは2ちゃんでなんで過小評価されてるんだ!?!? (946)
無政府･自治･虚無主義･動物開放/CONFLICT その4 (211)
メロコアにありがちなこと (390)
R見せる女パンクバンドいる？ (907)
【ﾆｺﾆｺ動画】神聖かまってちゃん【youtube】 (529)
ギャル曽根はハードコア！！ (255)
--log55.com------------------
【清潔民族】日本の状況「世界が当惑」　感染増を回避、理由分からず ★10
【富山】イカ漁なのにイワシが大漁　漁師らため息…「品物にならない」
【新型ウイルス】長野で６人目のコロナ感染者　東京から帰省中
【武漢ウィルス】なぜ日本では新型コロナが「感染爆発」しないのか ★3
【内閣府調査】「国を愛する気持ちをもっと育てる必要があるか 「そう思う」69.4％　「そう思わない」15.7％ で過去最高
クルーズ船の乗客数万人、下船許されず　豪州沖に１４隻
【新型ウイルス】姫路で新たな感染者判明　東京から帰省の３０代女性
【世界の恥】米紙、日本を批判「花見、満員電車…日本人は新型コロナを真剣に受け止めていない」「検査も少ない」★４