【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel 18

1 ：2013/01/27 〜 最終レス ：2013/03/03

FPGA、CPLDのスレです。
雑誌の付録にも付くようになり、その名を良く知られるようになりました。
20年も前からやっている超ベテランも、こないだから始めたビギナーも、
仲良く情報交換しましょう。
FPGAを使って300円液晶に絵を出したとか、昔ながらのゲームを作ったとか
ネギを振らせたとか、例の楽器を作ったとかの製作談もお待ちしてます。
その他、FPGA関係の話題なら、何〜んでもどうぞ。
雑談も歓迎です。ハメを外さない範囲でご自由にどうぞ。
さあ君も　レッツ F・P・G・A !!
Xilinx　http://japan.xilinx.com/
ALTERA　http://www.altera.co.jp/
Lattice http://www.latticesemi.co.jp/products/cpldspld/index.cfm?source=topnav
Actel　 http://www.actel.com/intl/japan/

■前スレ
【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel 17
http://uni.2ch.net/test/read.cgi/denki/1334690638/

2 ：

過去ログ参照したいときは、外部キャッシュサイトも便利です
・ログ速　ttp://www.logsoku.com/
・2chビューアーD　ttp://2ch.viewerd.com/
・２ちゃんぬる　ttp://2chnull.info/
・unkar　ttp://unkar.org/r/denki/
他にもあると思う

3 ：

>>1
新スレ、ありがとう。

4 ：

970 ：774ワット発電中さん ：2013/01/25(金) 17:26:28.53 ID:zFtYVQV0
クロックを１ｋｈｚから２００Mhzまで切り替えたいのだが、なんかい方法
ないですか？　PLLのパラメータを切り替えるようなことって出来るんですか？
971 ：774ワット発電中さん ：2013/01/25(金) 17:55:01.34 ID:c1i5h326
>>970
外部にPLL IC載せて制御する
972 ：774ワット発電中さん ：2013/01/25(金) 19:45:25.82 ID:M1eoBvko
>>970
200MHzとは欲張ったスペックだな
LTC1799とICS511を組み合わせる
973 ：774ワット発電中さん ：2013/01/25(金) 19:55:29.43 ID:KeXsmq1u
普通にカウンタとPLL併用すればいいんでない？
974 ：774ワット発電中さん ：2013/01/25(金) 20:01:22.32 ID:cmMPa4uO
>>970
Xilinxの内蔵PLLについて言うと、PLL内部の分周器を使った周波数合成の設定値はパラメーターだからコンフィグ時に固定されるな。
切り替えをしたいならPLLの外側に分周器を入れて自前で周波数合成器を作ればできるかも。
フィードバックループにM分周器を入れればM逓倍ができるようになるから、それとPLL前段か後段にD分周器を入れて組み合せると
f_out = M/D f_in の周波数合成ができるはず。
975 ：774ワット発電中さん ：2013/01/25(金) 20:10:28.39 ID:6wJbr4dj
周波数ステップとかどうなのよ。
しかし広帯域だな。まだ200MHz〜400MHzのほうが扱いやすい。
976 ：774ワット発電中さん ：2013/01/25(金) 20:32:55.04 ID:vY6z9a8U
>>974
ダイナミックリコンフィグで動作中に書き換えできるんじゃね？
割と制御も楽だと記憶してる
977 ：774ワット発電中さん ：2013/01/25(金) 20:35:47.55 ID:7qX5VCO7
>>972
いい組み合わせ GJ!
978 ：774ワット発電中さん ：2013/01/25(金) 20:39:29.09 ID:lZu/zvM0
>>970
AlteraならCyclone III から
http://www.altera.co.jp/devices/fpga/cyclone3/overview/architecture/cy3-clock-mgt.html
http://www.altera.co.jp/literature/hb/cyclone-iv/cyiv-51005.pdf
XilinxもSpartan-6がPLL Dynamic Reconfiguration出来るみたい
http://www.xilinx.com/support/documentation/application_notes/xapp879.pdf
979 ：774ワット発電中さん ：2013/01/25(金) 21:44:45.66 ID:dW1dPJKD
なぜにDDSの話が出てこないの?
980 ：774ワット発電中さん ：2013/01/25(金) 21:49:22.27 ID:cmMPa4uO
>>976
>>978
確かにPLL_DRPを使ってPLLのパラメーターの書き換えができるようだ。
あとDCM_CLKGENというのも周波数合成に使えそうだな。
981 ：774ワット発電中さん ：2013/01/26(土) 13:33:55.56 ID:it2CCgQ8
こんなのあったぞ。FPGAデザインコンテスト。
学生なんかの参加希望者にはFPGAボードを貸し出してくれるとか、小耳にはさんだ。
http://lut.eee.u-ryukyu.ac.jp/dc13/
http://www.cs.tsukuba.ac.jp/~yoshiki/FPGA/Contest/index.php?FPGA%C0%DF%B7%D7%A5%B3%A5%F3%A5%C6%A5%B9%A5%C82013%20%A1%CABlokus%20Duo)
http://shop.cqpub.co.jp/hanbai/books/MDD/MDD201211.html

5 ：

質問させてください
今から会社がFPGAを始めることになって、XilinxかALTERAか選択しようとしています。
XilinxのFPGAにできて、ALTERAのFPGAに出来ないことって、ありますか?
あるいはその逆でもいいです。
Xilinxには、DRAMコントローラーが内蔵されているのは調べました。
XilinxのFPGAは、全ピンLVDS対応しているが、ALTERAは特定ピンのみ。
XIlinxは、Verilog, VHDL混在のシミュレーションができる
ここまでは調べられました

6 ：

>>5
大手では価格競争させて安く提示してきた方を使う。
どちらでも実現可能なのでただ速度がいる場合はXILINX使う事が多い

7 ：

>>5
視点を間違えてるよ。
FPGAの機能/性能ではなく、ツールの使い勝手で選ぶべきだよ。
中身の開発時間に関わってくるから。
俺は使い慣れたA派だけどw

8 ：

Xのツールは、使いにくいのか？
かれこれ5年くらい使ってるけど

9 ：

ISEは微妙に癖がある気がする
vivadoはかなり使いやすくなった

10 ：

xactを使ってる俺にしてみれば…

11 ：

>>8
馴れの問題。
でも、これからXはツールが2系統になるから大変?

12 ：

一言にツールの使い勝手と言っても、いろんな視点があるな。
・GUIの操作性
・合成/PAR/SIMエンジンの性能
・ログ/レポートの見やすさ
・コマンドライン操作の対応
・全体の統一性
・安定性
Xilinx(ISE)で不満なのは統一性がないことだな。
たとえばISEでdefineオプションを追加して、シミュレーターの起動でまた同じdefineが必要だったり。
Vivadoに期待してるけど7シリーズ以降しか対応してないんだっけ。

13 ：

Xilinxって、西濃はいいかもしれないけど、営業戦略的にある寺に負けていそうな
気がする。

14 ：

確かに日本だと最近Aの方が目立つよねぇ。
前の方でも書かれていたけど同じレンジ比較して同じようなもの
作ったらXの方が良かったりするの？

15 ：

>>12
ISEはDATA I/OからSynario買って
表は繕ったけど裏でDOSアプリ
動かしました感が残ってるよね

16 ：

ISEの、エラーメッセージが、もっとわかりやすい英語だったらいいのに。
アルテラのそれは、解りやすいメッセージで、好感が持てる。

17 ：

>>15
Project Navigatorの前って昔すぎて知らん。
PlanAheadでだいぶIDE環境は改善されたと思う。
Vivadoはどうなんだろ。誰か感想書いてくれないかな。
個人的にはコマンドライン操作の柔軟性が気になる。
Makefile作ってビットストリーム生成までバッチ化したいからな。
AlteraとXilinxは最近ではシェアはほぼ互角のようだな。
http://www.fpgadeveloper.com/2011/07/list-and-comparison-of-fpga-companies.html
両社とも今は２８ナノだから、そんなに性能の違いがあるとも思えない。

18 ：

Aは中小企業だと足元見られてｲﾔﾝな感じ。
代理店の問題かもしれんが、2社しかないので選択肢がないんだよな。
小ロットの場合はウチの場合どうしてもXを選んでしまう。
ツールの使い勝手はAのGUIが初心者には分かりやすい。
細かいところまで突っ込んで設定するならどっちも大した差は無いと思う。

19 ：

昔A系の代理店は中小でなくても相手からとれるならぼったくってた

20 ：

以前PALTEK経由でAlteraのを使ってたけど突然ザイリンクスに鞍替えされて
びっくりしたな。

21 ：

ISEには"cleanup project files"というmake cleanもどきがあるが
Ａはある？

22 ：

アルテラは波形シミュレーションが楽だったなー。
自分はスケマチックとVerilogとAHDLを混在で使うので、波形シミュレーションがないと
ダメージ大きい。
　今回久しぶりにFPGAやって往生した。
Ver9で出来るのところは個別にシミュレーションをやって、Ver12ではシグナルタップ
のデバッグで乗り切った。V12でしかサポートしていないメガファンクションがあったので
困ったよ。
　AHDLが入ると、モデルシムがかからない。なんかいい方法ないかなー。

23 ：

>>21
XilinxでもPlanAheadはcleanupコマンドがないな。
まあ作業用サブディレクトリができるからまるごと消せばいいだけだが。
>>22
AHDL部分だけ合成してゲートレベルにするとかできないの？
アルテラは使ったことないけど。

24 ：

＞２３
　アルテラのメガファンクションはAHDLで書かれているらしいが、ライブラリを提供して
いるのでモデルシムが出来る。
ファンクションレベルのシミュレーションは必要ないので、なにか方法はあると思うのだ
けどね。
　要するにライブラリ化できればいいのだけど。

25 ：

>>24
Xilinxだと合成後（レイアウト後でもできるけど）のデータをVerilogフォーマットに吐く機能がある。
俺がやったのは、VHDLのモジュールを一部含むデザインをVerilogシミュレータでSIMするとき。
まずVHDLのモジュールだけ別に合成してVerilogゲートを作る。
それでVHDLのモジュールをその作ったゲートと差し替えてプリミティブライブラリ（LUTやFF等）と一緒にシミュレータに食わせる。

26 ：

　荒業だね。
IPの作り方って公開されてないよね。何でだろ。

27 ：

>>25
デバイスの全体のネットリストをHDLで吐き出させるのね。
Aでもその機能あるし、やってみたこともある。
（古いプロジェクトがAHDLでシミュレーション出来ないから）
遅延情報含めると時間かかるから機能レベルでシミュレーション
させたんだけど、デルタ遅延に悩まされた…

28 ：

>>27
デバイス全体をネットリストにすると、該当モジュールだけ切り出すのが面倒だから、
最初から該当モジュールだけ合成すればいい。
遅延SIMも不要だからレイアウト後じゃなくて合成後のネットリストの方がいい。
デルタ遅延の問題は、きちんと発生箇所を把握して遅延を手動で挿入するべき。
どこで発生するか分かってないようだと、そもそもRTLシミュレーションの方も危ない。

29 ：

>28
　そんなことが出来るのか？　初めて知った。コンパイルはフルコンパイル
意外は使ったことないものな。もっと使い方を勉強しないといかん。
　ネットリストって*.Voのことか？　*.voをオープンしてCreate/update
だろうか？とおもってみたが、どうもHDLに変換できそうなコマンドがみつからない。

30 ：

DE０評価ボードを使ってFPGAで遊んでいるのですが
標準のPLLを使わず、NCO等を使ってPLLを作ってみようと思うのですが
なにか良い資料は無いでしょうか？

31 ：

>>29
いや、モジュールを限定してコンパイルとかの機能は無いと思うが、
単に該当モジュールのみで仮のデザインを作ってコンパイルするだけ。
必要なのは合成までだから、制約ファイルもいらない。
アルテラの経験ないから、ネットリストの吐き出し方の手順は知らんが、
>>27の人によると機能自体はあるようだ。
XilinxもIDE環境がPlanAheadに移行してからはそのコマンドは消えてるから、
コマンドライン実行の合成コマンドのオプションとか見てみたらどうかな。

32 ：

>>30
> NCO等を使ってPLLを作ってみよう
なんか、根本的に誤解している気がする。
NCOって数値的に演算して正弦波データを作るものであって、発振器の類ではないよ。、

33 ：

>>29
> 　ネットリストって*.Voのことか？
一般的にネットリストと言えばEDIFのことだと思っていたが、時代が変わったのかしらん???

34 ：

>>32
NCOってなんじゃら思ったらDDSのことか。
アナログのPLLとDDSを組み合わせるのは良くあるけど、そういう話ではなさそうだな。

35 ：

ンコって何かと思った

36 ：

>>29
Altera知らんけどググったら*.voそのものがVerilog記述のネットリストのようだな。
Verilogは拡張子に規定は無いから*.voがVerilogだとは気が付かなかった。
>>33
一般に言えばそうだけど、VerilogシミュレーターでゲートレベルSIMするときとかは
Verilog形式のネットリスト（ゲートモジュールのインスタンスとwire接続）を使うんだよ。

37 ：

Verilogとか絶滅してほしい。

38 ：

VHDLとか絶滅してほしい。

39 ：

SYSTEM-Cとか絶滅してほしい

40 ：

時代はスケマ

41 ：

時代はステマ

42 ：

QSysとかXPS使ってる人、使い勝手どう？
HDLのモジュール繋ぎ合わせるのに便利そうだから気になってるんだけど。

43 ：

時代はトランジスタ直書き

44 ：

時代は、チップスコープ

45 ：

時代はロジックテンプレートと字消し板

46 ：

時代は74シリーズ

47 ：

TTLはすげぇよなぁ。

48 ：

池田敏雄って、誰ですか？

49 ：

偉人

50 ：

時代は2SC1815

51 ：

時代は、27nm

52 ：

まわる　まーわるーよ　時代はまわる

53 ：

>>50
え？2SC945でも2SC372でもなくて？

54 ：

>>53
2SC458(橙色)を忘れてもらっては困るな。

55 ：

＞QSysとかXPS使ってる人、使い勝手どう？
QSysなかなか良いよ。
でも自作モジュールをQSYSに組み込む時に、エラー修正後もなかなかエラーメッセージが消えなかったりで、今春出るVer13に期待。
自分の使い方が悪いのかもだけど。

56 ：

Qsysの基本的な使い方が分かっていないまま、社内研究でいじってます。
Avalon-mmバスを、Qsysの外側のモジュールに出す場合、↓のモジュールを定義してQsysに組み込んでるけど、正しい方法ですか？
input clk;
input rst_n;
input [3:0] address;
input write;
input [31:0] writedata;
output _clk;
output _rst_n;
output [3:0] _address;
output _write;
output [31:0] _writedata;
assgin _clk = clk;
assign _rst_n = rst_n;
assgin _address = address;
assgin _write = write;
assgin _writedata = writedata;

57 ：

Altera のQuartusIIの使い方で教えてください。
New Project Wizardを実行したあと、デバイスを選択しますが、
毎回、EP4CE115F29C8Lというような名前を選ぶのが面倒です。
どこかにデフォルトとして設定することはできないのでしょうか？
よろしくお願いいたします。

58 ：

ウイザードの最初に
　「前回プロジェクトの設定情報だけコピー」
って機能があるだろ。

59 ：

>>55
ありがとう！
検討してみるよ。

60 ：

>>58
お返事ありがとうございます。
この設定情報をコピーというのを毎回、自動的に読み込ませる方法は
ないでしょうか？
学校の授業で使わせるので、できるだけ自動化させたいのです。
よろしくお願いいたします。

61 ：

>>58
追加です。
C:\altera\12.1\quartus\bin\assignment_defaults.qdf に
set_global_assignment -name FAMILY "Cyclone IV E"
set_global_assignment -name DEVICE EP4CE115F29C8L
という行を追加してみたのですが、特に効果がなかったのです。

62 ：

>>58
XilinxのISEだと、前回選んだデバイスが自動的に選ばれるようになっているので
便利なんですけど。
似たような名前がたくさん並んでいるので、間違えたものを選ばれてしまいます。

63 ：

直接型名を選択するんじゃなくて、
機能やパッケージで絞り込みできるよね？
それでもたしかに毎回はめんどうだと思うけど、
実際の業務ではデバイス選定に際して重要な項目ばかりだから、
良い機会だと思って、それらの項目を教えつつ、
選択させて学ばせるって捉えてみてはどう？

64 ：

>>63
ご返答ありがとうございます。
たしかにデバイス選定は重要であると認識していますが、
学生たちは初学者ですし、時間が限られている学生実験なので、
回路設計の中味の方に集中させたいのです。
一人の教員で、複数の実験を並列に実験させているので、
できるだけトラブルは減らしたいのです。

65 ：

なら、あらかじめプロジェクト作って
qarファイルに圧縮して渡したら？

66 ：

単に自分の能力が低いだけだろ。学生はだし。もしくは自分が学生。

67 ：

オプティマイズにある、カメレオン + アナライザ4M
買おうと思ったら無くなっとる・・・orz

68 ：

65と同じだけど、初期設定の終わったプロジェクトを、フォルダ丸ごとZIPとかにするに一票。
ピン配置とか間違えるとやっかいなところは、答えのテキストに埋めておいてコピペさせるとか。
学生の人数はわからないけど、10人以下のクラスでも、プロジェクト用意して、答えも用意しておいても、
トラブルは起きるよ。何十人相手に教員一人ではトラブル対策だけで忙殺されると思われ。
本来の回路設計の実験を進めたいなら、トラブル対策要員を一人つけた方が良いかと。
院生のバイトとかいるでしょ？

69 ：

みなさん、いろいろとアドバイスありがとうございます。
ピン配置などの設定は、実験テキストに書いておけば、大丈夫なのですが、
デバイス名はすごく似ているので間違えやすいんですよね。
Xilinx のISEでは、前回の値が選ばれるのに
Quartusでは毎回入力しなければならないというのが困ったもんです。
assignment_defaults.qdf に書き込めば、デフォルトになると思ったのですが
読み込んでいる気配がありません。どうしてダメなんだろう？？？
悲しいことに、トラブル要員をつけることはできません。

70 ：

＞Xilinx のISEでは、前回の値が選ばれるのに
これを由としているが、本当にそうかな？
前と同じデバイスが選択されている、って保証されている？事実上そう動作してるだけかもしれないよ？
前の値が正しいことはどうやって確認するのかな？前の学生がデバイスの設定を変えてしまっていたら？
デバイスは必ず確認した方が良いと思うけどな。
でなければ設定の終わったテンプレートを用意しておくか。それでもデバイスの確認は必須だと思う。

71 ：

デバイス名もピン配置も全てqsfファイルに記載されてるので
ピン配置を実験テキストに載せてコピペと何が違うのだろう…
メールとか共有フォルダとか使えないん？
zipやqarで渡すなり「この内容をqsfファイルにコピペして」で終わるやん。

72 ：

>>70
DOSバッチコマンド実行が一番だな

73 ：

>>72
DOSバッチコマンドって、どういう意味ですか？
Quartusを立ち上げる直前に、実行フォルダに
設定済のプロジェクトファイルをコピーさせるってことですか？
>>70
もちろんXilinxのときもデバイスが正しいかをチェックさせています。
デバイスの選択画面のデザインが、ISEとQuartusでは違うんです。
ISEでは、一つの画面でチェックできるのに、Quartusでは
デバイス名をスクロールさせなければできないようになっています。
わずかな違いですが、実習のときのトラブル発生につながりやすいのです。

74 ：

そんなに馬鹿な学生なら諦めろ。世の中にはＦＰＧＡ以外の仕事だって沢山あるのだから
そちらに導くベキ

75 ：

もうすぐA社とX社から一般発売するSoC FPGA（ARM入りFPGA）は楽しみですね。
Linux入れて遊びたいです。
会社的には「コストを考えるとFPGAは使わずCPUでやり繰りすれば良い」
という考えが強いのですが、CPUを使うとどうしてもアリキタリの物しか作れないので、
FPGAは手放したくないと考えてました。
FPGAはコストや拡張性、ネットワークアプリケーション等のフリーの既存資産を活用するのが困難ですが、
SoC FPGAなら両者のいいとこ取り出来そうで期待してます。
価格帯はどの辺に設定してくるでしょうね。

76 ：

>> 74
そんなに簡単に諦めていたら、人を育てることなんてできませんね。
FPGAを将来の専門にしなくても、別の仕事に就いたとしても、
ああ、ハードウェア設計とはどんなものかというのを
経験したことがあるかないかで、学生の将来は変わると思っています。
将来、専門にしないから、経験しなくていいというわけではないのです。
短い時間だけれども、一度でも実験で経験していれば、
それが将来、役立つときがくるかもしれません。
教育とはそういうものだと思っています。
幅広くいろいろなことを経験させて、自分の適性にあったことを
一生の仕事として選べるようにすることも教育には大切です。
assignment_defaults.qdf の変更は、何故、有効にならないのだろう？

77 ：

正しいデバイス名すら選べない奴が現場で使い物になるとは思えない
そんな奴に仕事を任せたらポカミスで炎上必至

78 ：

>>73
http://www.altera.co.jp/support/software/scripting/sof-qts-scripting.html
バッチファイルでスクリプト実行して環境作れば
誰が流してもできるはず。
ＧＵＩのないunixで終夜運転で流す際よく使われるやり方だったりする。
X環境のセッションきると切断されるので

79 ：

>>76
人を育てるって事は、教える側のスキルもそこそこ必要だが、お前さんには無理そうって事だよ。言わせんな、恥ずかしいｗ
出来る奴はかってに自分で吸収するし、その方が知ったか教師に間違いを教わるよりも効率的だと思うぞ。
各自自習のお時間にでもしたらどうだ？

80 ：

客観的に見てどちらに教わりたいかと言ったら>>76だな

81 ：

こんなとこで自演とかｗ
学生見てないのｗｗｗ

82 ：

>>79
世の中の人間には、成長の次期、速度という「個人差」があるんだ。
>>79のように、学生時代に花咲く人もいれば、その後社会に出てから伸びる人もいる。
学生の時にできなくても、その後に「面白さ」を見つけて、黙っていてもドンドン勉強する人もいるんだよ。
逆にこういうパターンの人のほうが>>79よりも大きな成果を上げやすいのよ。

83 ：

>>82
それが通用するのはせいぜい高校生までだろう
今時の中学や高校はFPGAやMCUを教えるのか？

84 ：

>>83
ちゃうちゃう。
FPGAやMCUは、その結果としての形であって、
学ぶべきは、モノの見方考え方。
自分で調べるのが、知識を身につける1番の方法なんだけど、
それを「進んで調べるか」「言われて調べるか」で大きく異なるよね。
また、調べること、わかったときの快感を感じることで、
黙っていてもやり出すよ。だれでも、そういう部分を持っているんだ。
ただ、巡り会う時期が早いか遅いかってだけの違いでね。
それを少しでも早くするために、最初のとっかかりだけ、いろいろい経験させること、
これが教育の最大の目的なの。
学ぶことの楽しさがわかれば、自分で調べて、自分で勉強するようになるよ。
>>79だけでなくて、世の中の人み〜んながね。
>>79は、あっという間に追い抜かれるよ、きっと。

85 ：

>>84の訂正
>>79は、>>83の間違い。　すみません、>>79
あと、子供の頃に、親がいろいろと体験させるのは、大半が親のエゴだと思う。
本人は「そうすれば親が喜ぶ」ことを知っているので、やっているだけ。
高校を出るまでは、学校の勉強と自習で良いと思う。本来、その間にすべきことは、
・人間としての体力をつけること。(ひ弱で病気がちでは、エッチもできない)
・友達とケンカをすることで「相手の痛み」「相手を思いやること」を知ること。
　　　(女の子を喜ばせることを知ることでもある)
・読み書きが「普通に」できるようになること。
これが私の持論

86 ：

ここでグダグダ質問してるのが「進んで調べる」に該当するのかｗ
教育がなってないなｗｗｗ

87 ：

>>84
ほんとその通りだと思うわ。
20代後半になって、やっとそのことに気付いた。

88 ：

>>75
> 会社的には「コストを考えるとFPGAは使わずCPUでやり繰りすれば良い」
それは極端すぎるげど、適材適所かな。
今、Cortex-A8は1000円切った。A9もすぐだろう。
FPGAだと中々その値段にはならないと思う。
FPGAがいいのは、CPU/DSPがコスト的に見合わない高速処理分野。
いいとこ取りなんて、どっかに無駄が出るだけだと思う。
実際、AlteraにはAtomを組み合わせたFPGAもあるわけだか、一体誰が何に使ったのやら。

89 ：

お金のコストだけ考えるならCPU最強
でも消費電力(電力のコスト)やら拡張性(手直しのコスト)を考えると
FPGAにもメリットがあるね

90 ：

Tegra3が15ドルだという噂だからな
おまえらZedboard持ってる？
http://www.marutsu.co.jp/shohin_138130/
http://www.marutsu.co.jp/user/data/ZED_%E3%82%B3%E3%83%BC%E3%82%B9_%E3%82%B9%E3%83%A9%E3%82%A4%E3%83%89_s.pdf

91 ：

>>75
CPU使うとアリキタリの物しか作れないとか考えてる時点でFPGAでもアリキタリ
の物しか作れないと思う。何か目的があってCPUではどうしてもダメという時に
初めて選択肢として登場するものじゃないかな。
個人的な偏見ではとりあえずLinuxを入れてみてとか言う人って起動するまでで
満足してそこから何か作ったりしない印象。趣味なら別にそれでもいいけど
業務でそれはないわ。目的と手段はきちんと明確に分けて考えるべき。

92 ：

>>89
拡張性の点はわかるけど、消費電力はマイコンの方が少ないんじゃ無いの?

93 ：

処理あたりの必要電力で考えると、CPUはけっこう大飯食らいだよ

94 ：

>>93
それって、x86系を念頭に置いてない?
今はCortex-A9の話しをしてるんだけど。

95 ：

動いていないFPGAの消費電力は極めて小さいのでは？
CPUは仕事をしていなくてもクロックが生きている限り一定量の
電気を使う

96 ：

たとえば、100MB/secのバイトストリームデータを
とりこぼしなく処理したい場合を考えてみよう。
CPUなら少なくとも1GHz以上の動作クロックが必要なのに対し
FPGAならデータクロックと同じ100MHzで余裕で動く回路が実現できる。
当然、電力的に有利となるわけだ。

97 ：

CPUも最近だとクロックゲーティングは当然やってて、コア毎に電源を切る技術もあるから、
うまく設計すればかなりリーズナブルな消費電力になる可能性がある。
それと効率性を話題にするなら、DSPやGPGPUも外せない。（まとめてプロセッサでいいけど）
FPGAとCPUのどちらが電力が有利だとは一概には言えない。どういう場合にどちらが有利になるかを考えないと。

98 ：

あ

99 ：

恥を承知で聞くけど、消費電力を抑えるには、
カウンタはカウントしない時はカウントアップしない様に記述するのがいいの？

100read 1read

1read 100read
TOP カテ一覧 スレ一覧 2ch元 削除依頼 ▲

初心者質問スレ その93 (317)
使える100均グッズin電気電子板 12軒目 (238)
PIC専用のスレ Part43 (513)
【MELSEC】ｼｰｹﾝｻ・PLCﾗﾀﾞｰ総合ｽﾚ 4台目【SYSMAC】 (251)
【な】秋月、千石、若松などを語るスレ 46 (245)
【5球】真空管ﾗｼﾞｵ【ｽｰﾊﾟｰ】その10 (218)
--log9.info------------------
神様がやってキター4 (473)
翠芽報 (280)
秋葉系ｷﾓｦﾀですけど、明日ﾋﾟﾝｻﾛ行きます。 (339)
だべる (246)
聞いて欲しいな独り言 (225)
☆★スレッドストッパー試験所 inおいロビ25★☆ (319)
ガソシ先生ェ… (515)
ﾎﾟﾆｮ (236)
管理者とその友達が雑談をするスレ (579)
ぽにーﾀﾝ◆5MEseUav/I ファンクラブ (315)
わしとおいらが喝 (220)
田代　貢の説教部屋7だお (374)
◎ midori ◎ (480)
クロスハゲのスレ vol.002 (300)
新垣サッカー談義 そして神話へ (764)
AKB48の生ける疫病神伝説　ともちんこと板野友美　 (247)
--log55.com------------------
ピーロート・ワインってどうなの？4本目
【セイコマ】セイコーマートのワイン【セコマ】
ワイン専売のオンラインショップを語る　一店舗目
【酒造】自家醸造総合２【猿酒??】
【んー】山梨県のワイン part2【にゃー】
1000〜3000円のお勧めﾜｲﾝpart3
友愛イタリアワインについて語る
【ＤＲＣ】ドメーヌ・ド・ラ・ロマネコンティ 2